📌 3行要約
- NAND業界は「積層数を増やすほど正義」という空気があります。競合が400層超を狙う中、キオクシアは第10世代BiCS FLASHであえて332層を選びました。
- 数字だけ見れば"控えめ"に見えます。でも400層超品との比較で、GB単価は約10%減、電力効率は約10%改善、メモリセル信頼性は約35%向上という結果を示しています。
- 「多いほど良い」を疑って別の軸で最適化する——スペック競争の見出しだけでは見えない判断が、この一枚に詰まっています。7月には岩手・北上での量産も始まっています。
ニュースの見出しだけを追っていると、半導体の世代交代は「層数がいくつ増えたか」の一点に見えてしまいます。積層数の数字は分かりやすく、比較もしやすい。だからこそ「多いほど優れている」という空気が生まれやすいのですが、個々の数字を大きな流れの中に置いて読むと、違う景色が見えてきます。
今回取り上げるのは、キオクシアホールディングスが2026年6月の投資家向け説明会で明らかにした、次世代品「第10世代BiCS FLASH」の話です。競合他社が400層超級の開発を進める中、キオクシアが選んだのは332層でした。
あえて数字を抑えたように見えるこの選択、実際には何を意味しているのか。前回のECCの記事とも深くつながる話なので、続けて読んでいただくとより立体的に見えると思います。
① まず、何が発表されたのか
キオクシアHDのメモリ事業部長・井上敦史氏が、Investor Dayで語った内容です。
- 次世代品「第10世代BiCS FLASH」の1Tビット TLC製品は、開発の最終フェーズ。2026年夏頃にサンプル出荷予定
- ターゲットは次世代のAI推論市場
- 積層数は332層を選択
- 7月には岩手・北上事業所の第2製造棟（K2棟）で、実際に生産を開始
そして性能面の数字がこちらです（第8世代比）。
・ビット密度：59%向上
・インタフェース速度：33%向上
・読み出しスループット：15%以上向上
・書き込みスループット：30%以上向上
・電力効率：読み出し時40%以上、書き込み時30%以上向上
② なぜ「あえて332層」なのか
ここが今回の本題です。NAND業界では長らく、積層数を増やすことがコスト削減の主戦場でした。キオクシアの競合各社も400層超級の製品開発を進めています。
それに対し、井上氏はこう説明しています。
「第10世代では、第8世代同様に高積層化による低コスト化だけではなく、バランスよく平面縮小技術を取り込むことで、業界平均に対し少ない積層数でGBコストの最適化を実現している」
「最適化された332層を選択することで、電力効率の向上およびメモリセルの信頼性が確保できた」
つまり、コストを下げる手段は「積む」だけではない、という主張です。積層数（縦方向）を追う代わりに、平面方向の微細化（横方向）を組み合わせることで、同じコスト削減効果を、より少ない層数で実現している、という理屈です。
そして400層超級品との比較データも示されました。
332層品は、400層超級品と比較して——
・GB当たりコスト：約10%低い
・電力効率：約10%優位
・メモリセルの信頼性：約35%優位
数字の大きさで競う「層数レース」から一歩引いて、コスト・電力・信頼性を多角的に最適化する方向へ舵を切った、という位置づけです。
③ 【エンジニア解説】なぜ「積みすぎ」は信頼性を下げるのか
ここで、なぜ積層数を増やすほど信頼性が下がりうるのか、技術的な背景を補足します。ここは前回のECCの話と直結する部分です。
▼ 積むほど、下の層への負担が増える
3D NANDは、メモリセルを何層にも積み上げてできています。層数が増えるほど——
- ホール（穴）のアスペクト比が厳しくなる：層を貫通する垂直チャネルホールを、より深く・より真っ直ぐに加工しなければならない。上から下まで均一に加工する難度が上がる
- 熱処理の負担が増える：積層工程を重ねるたびに、下層のセルが繰り返し熱にさらされる。膜質のばらつきが生まれやすくなる
- 電圧分布の管理が難しくなる：層が増えるほど、各セルの閾値電圧のばらつきを抑えるのが難しくなる
これらが積み重なった結果として現れるのが、読み間違いの増加——つまりエラーレートの上昇です。
▼ ここでECCの話につながる
前回の記事で書いた通り、最新のNANDフラッシュは「生の状態ではエラーだらけ」なのが前提で、ECC（誤り訂正符号）が訂正して初めて製品として成立します。
積層数が増えるほど、コントローラー側のECCにかかる負担は指数関数的に重くなります。「積みすぎ」は、ECCという保険の保険料を吊り上げる行為でもあるのです。
キオクシアが挙げた「メモリセルの信頼性が約35%優位」という数字は、まさにここに効いてきます。信頼性が高いセルであれば、ECCにかかる負担は相対的に軽くなる。逆に無理に層数を積み増せば、その分だけ強力な（＝コストの高い）ECCが必要になり、せっかくの積層コスト削減効果を相殺しかねません。
「積層数」と「ECCの負担」は、トレードオフの関係にあります。今回のキオクシアの判断は、このトレードオフを踏まえたうえで、層数を追うより最適点を探る方向を選んだ、と読むことができます。
④ もう一つの鍵：CBA技術
第10世代でも継続採用されているのが、第8世代から導入しているCBA（CMOS directly Bonded to Array）技術です。
これは、メモリセルアレイを形成したウエハーと、CMOS回路（制御回路）を形成したウエハーを別々に加工してから貼り合わせる手法です。従来は同じウエハー上に両方を作り込んでいましたが、それぞれ最適な工程・温度で別々に作ってから接合することで、熱処理を最適化できます。
キオクシアによれば、この技術の採用は業界平均より約4年早かったとされ、第8世代では業界最高水準の性能・容量・電力効率を実現したといいます。積層数だけでなく、こうした作り方の工夫の積み重ねが、今回の性能向上を支えています。
⑤ 2軸戦略——すべてが332層になるわけではない
もう一点、押さえておきたいのがキオクシアの製品戦略全体です。第8世代以降、同社は2つの軸で製品を展開しています。
- 大容量・高密度化路線：高積層化と平面縮小を組み合わせて容量を追う。第10世代、そしてその先の第11世代がここに当たる。主にエンタープライズ・データセンター向けSSD
- 高性能化路線：積層数を抑えたセル技術と最新CMOS技術を組み合わせ、速度・電力効率を追う。第9世代やその先の世代。主にAI搭載PC・モバイル機器向け
つまり第10世代の332層は「全部これに揃える」という話ではなく、データセンター向けの大容量枠での最適解という位置づけです。用途によって、積む量と作り方の比重を変える——これも一種の「型」として覚えておくと、今後の世代交代のニュースが読みやすくなります。
今後の見通し
NAND業界の積層数競争は、今後も見出しをにぎわせ続けるはずです。400層、500層という数字が並ぶたびに、「層数が多い方が優れている」という印象を持ちやすくなります。
でも今回のキオクシアの判断が示しているのは、層数という一つの指標だけでは、製品の優劣は測れないということです。コスト、電力効率、信頼性——そして裏側で効いてくるECCの負担まで含めて、初めて全体像が見えてきます。
7月に岩手・北上での量産が始まった第10世代BiCS FLASH。夏にはサンプル出荷も予定されています。次の決算や出荷実績で、この「332層という選択」が市場でどう評価されるのか。数字の大きさではなく、その裏側にある設計思想まで見て判断する視点を、これからも積み重ねていきたいと思います。
※本記事は投資勧誘を目的としたものではありません。投資に関する最終決定は、ご自身の判断と責任において行っていただきますようお願いいたします。
コメントを投稿