📌 3行要約
- HBM4は、HBM3Eの「速くなった版」ではありません。インターフェースが1024→2048ビットへ倍増する、アーキテクチャの作り直しです。
- 最大の変化はベースダイがロジック工程になったこと。ここをTSMCが担うため、TSMCはGPU本体だけでなくHBMの土台まで手がけることになります。
- 16段積層には従来のTCボンダーでは限界があり、ハイブリッドボンディングが鍵に。世代交代は、装置と後工程の勢力図まで塗り替えます。
AIアクセラレータの性能を、いま実質的に決めているのはHBMです。そのHBMが2026年、大きな世代交代を迎えています。HBM3E から HBM4 へ。
「また速くなるんでしょ」——そう思うと、この世代交代の本質を見誤ります。HBM4は、これまでの延長線上にありません。10年間ほぼ変わらなかったHBMの基本構造が、ここで作り直されるからです。今回は、その違いを1つずつ見ていきます。
（HBMそのものの基礎はこちらの入門記事にまとめています。本記事はその続編です。）
① 一番の変化：インターフェースが2倍（1024→2048ビット）
まず、最も本質的な変化から。
HBMは、DRAMと外の世界をつなぐ「バス（データの通り道）」の幅で性能が決まります。この幅が——
- HBM3E：1024ビット
- HBM4：2048ビット（JEDEC JESD270-4で標準化）
倍になりました。道路でいえば、車線数が2倍になったイメージです。これにより、スタックあたりの帯域は2.0TB/s超、上位構成で最大3.3TB/sに達します。
ここが重要です。バス幅が倍になるということは、受け取る側（GPU）のインターフェースも倍にしなければならないということ。だからHBM4は、HBM3E用のコントローラーでは動きません。後方互換性がないのです。
速度が少し上がるだけの改良なら、周辺は流用できます。しかしバス幅の倍増は、GPU側のPHY（物理層）もインターポーザの配線も、全部作り直しを意味します。だから業界はこれを「単なる高速化ではなく、クリーンなリセット」と呼んでいます。
② 構造の革命：ベースダイが「ロジック工程」になった
ここが、エンジニアとして一番面白い変化です。
HBMは、DRAMのダイを何段も積み重ね、その一番下にベースダイ（ロジックダイ）を敷いた構造です。このベースダイが、外部との通信やテストを司る「土台」の役割を果たします。
▼ これまで：ベースダイもDRAM工程で作っていた
HBM3Eまでは、このベースダイもDRAMと同じ製造プロセスで作られていました。DRAM工程は記憶素子を作るのに最適化されていて、ロジック（演算・制御回路）を高密度に作るのは得意ではありません。
▼ HBM4：ベースダイを先端ロジック工程で作る
HBM4では、ここが変わります。コアのDRAMダイはこれまで通りDRAM工程ですが、ベースダイは先端のロジックプロセス（TSMCの3nm/5nmなど）で製造されるようになりました。
ロジック工程で作ると何が良いか。トランジスタが小さく高密度になり、配線層も多く使える。その結果——
- 動作電圧VDDQが1.1V → 0.75V へ約32%低下（同じ性能でも消費電力が下がる）
- 2048ビットという広いインターフェースを捌く、より高度な制御回路を土台に載せられる
- カスタム化の余地が生まれる（顧客ごとに土台の機能を変える）
▼ 【本題】だからTSMCがHBMに食い込む
この変化には、産業構造を揺るがす含意があります。
ベースダイがロジック工程になったことで、サムスンとマイクロンは、HBM4のベースダイをTSMCに委託しています。
つまりTSMCは、GPU本体のロジックダイだけでなく、HBMの土台まで手がけることになります。
これまでHBMは、SKハイニックス・サムスン・マイクロンという「メモリメーカーの世界」でした。しかしHBM4で土台がロジック化したことで、そこにファウンドリ（TSMC）が入り込む。メモリとロジックの境界が、ここで溶け始めています。SKハイニックスがTSMCと協業を深めているのも、この文脈です。
③ 積層の壁：16段には「ハイブリッドボンディング」が要る
HBM4世代では、積層数も上がります。12段、そして16段へ。ここで、積む技術そのものが壁にぶつかります。
▼ これまで：TCボンダー＋マイクロバンプ
従来の積層は、ダイとダイの間にマイクロバンプという微小な半田の突起を挟み、TCボンダー（熱圧着）で接合してきました。（TCボンダーはHBM生産能力の上限を決める重要装置です。）
▼ 16段の問題：CTEミスマッチ
ところが段数が増えると、深刻な問題が出ます。CTE（熱膨張率）ミスマッチです。
材料が違えば、熱で伸びる量が違います。16段も積むと、加熱・冷却のたびに各層の伸縮のズレが積み重なり、位置合わせの誤差やストレスが無視できなくなります。バンプが潰れる、反る、接合が甘くなる——歩留まりが落ちます。
▼ 解決策：ハイブリッドボンディング
そこで登場するのがハイブリッドボンディングです。バンプを介さず、銅の電極同士を直接、原子レベルで接合する技術です。
バンプがないので、その分だけ薄くできて、放熱もよく、微細な接続が可能になります。16段のような高積層では、これがほぼ必須になると見られています。
これは後工程（パッケージング）の主役交代を意味します。TCボンダーの世界（ハンミ半導体などが強い）から、ハイブリッドボンディング装置の世界へ。世代交代は、装置メーカーの勢力図まで動かします。
④ 一覧で比較する
| HBM3E | HBM4 | |
|---|---|---|
| インターフェース幅 | 1024ビット | 2048ビット |
| 帯域（スタックあたり） | 〜1.2TB/s級 | 2.0TB/s超（最大3.3TB/s） |
| ベースダイ | DRAM工程 | ロジック工程（TSMC等） |
| 動作電圧（VDDQ） | 1.1V | 0.75V |
| 後方互換性 | — | なし（PHY再設計） |
| 高積層の接合 | TCボンダー＋バンプ | ハイブリッドボンディングへ |
こうして並べると、HBM4が「速度アップ」ではなく設計思想の変更であることが分かります。数字が1つ変わっているのではなく、作り方そのものが変わっているのです。
⑤ 各社の現在地（2026年）
世代交代の勝敗が、そのままメモリ3社の序列を左右します。現時点の状況を整理します。
- SKハイニックス：HBM4で先行。すでに次のHBM4Eのサンプル出荷にも動いており（16Gbps/ピン級）、優位を保つ。TSMCとの協業でベースダイを固める
- サムスン：HBM4量産を2026年前半に計画。HBM3E世代でNVIDIA認証に苦戦しシェアを落としたが、HBM4で巻き返しを狙う。ロジックベースダイはTSMC経由
- マイクロン：HBM4に参入。ベースダイをTSMCに委託する構図
そして重要なのが需給です。2026年のHBM4供給は、すでに大手ハイパースケーラーにほぼ売り切れと報じられています。作る前から埋まっている。これが今のメモリ相場の実態です。（この「不足」がなぜお金で解決しないのかはこちらの記事で書きました。）
⑥ 【エンジニア視点】HBM4が動かす「装置・材料」
このブログの視点として、HBM4がサプライチェーンのどこに効くかを整理します。
- ファウンドリ：ベースダイのロジック化で、TSMCがHBMに参入。メモリとロジックの境界が溶ける
- 後工程装置：TCボンダーからハイブリッドボンディングへ。接合装置の主役が交代しうる
- TSV：より広いインターフェースと高積層のため、TSVの数と密度が上がる → エッチング・めっき工程の負担増
- 先端パッケージング：2048ビットを捌くインターポーザの配線が高度化 → CoWoSの重要性がさらに上がる
- テスト：積層が複雑化するほど、各段のテスト（Advantest等）の重要性が増す
HBM4は「メモリが速くなった」で終わる話ではありません。ファウンドリ、後工程装置、TSV、パッケージング、テスト——半導体製造の広い範囲を巻き込む地殻変動です。ニュースの見出しは「HBM4量産」の一言ですが、その裏でこれだけの工程が動いています。
まとめ
HBM4 vs HBM3E を一枚で整理すると、こうなります。
- インターフェースが1024→2048ビットへ倍増 → 単なる高速化ではなく、後方互換性のない作り直し
- ベースダイがロジック工程へ → TSMCがHBMの土台に参入、メモリとロジックの境界が溶ける
- 16段にはハイブリッドボンディング → 後工程装置の主役交代
- 2026年分はすでに売り切れ → 作る前から埋まっている
次に「HBM4量産開始」というニュースを見たら、それがDRAMメーカーだけの話ではないことを思い出してみてください。ファウンドリも、装置メーカーも、後工程も、みんなこの一語の裏で動いています。
※本記事は投資勧誘を目的としたものではありません。投資に関する最終決定は、ご自身の判断と責任において行っていただきますようお願いいたします。
コメントを投稿